PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-030470

(43) Date of publication of application: 08.02.1991

(51)Int.CI.

H01L 27/092 H01L 29/784

(21)Application number: 01-163815

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

28.06.1989


(72)Inventor: TAKAGI SHINICHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To restrain the diffusion of impurity from a gate electrode and hot carriers from deteriorating so as to obtain a complementary FET device stable and excellent in electrical properties by a method wherein the thickness of the gate insulating film of a second conductivity type FET is all or partially formed of an insulating film which contains semiconductor and nitrogen.

CONSTITUTION: A surface type first conductivity type FET and a second conductivity tape FET, which are provided with gate electrodes 8 and 13 formed on a semiconductor substrate 1 through the intermediary of gate insulating films 7 and 12 respectively, are formed on the same semiconductor substrate 1 to constitute a semiconductor device, where the gate insulating film 7 of the first conductivity type FET is formed of a semiconductor oxide film and the thickness of the insulating films 7 and 12 of the second conductivity type FET is wholly or partially



formed of an insulating film 12 which contains semiconductor and nitrogen. For instance, a gate electrode 13 is formed on the channel region of a P channel FET through the intermediary of an insulating layer of a two-layered structure composed of a silicon oxide film 7 and a silicon nitride film 12 formed thereon, and the gate electrode 13 concerned is formed of P-type impurity highly concentrated poly-silicon.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

⑩ 日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)(

平3-30470

®Int. Cl. 5

識別記号

庁内整理番号

✓ ❸公開 平成3年(1991)2月8日

H 01 L 27/092 29/784

7735-5F

H 01 L 27/08 29/78 3 2 1 D 3 0 1 G

審査請求 未請求 請求項の数 2 (全8頁)

公発明の名称 半導体装置

②特 頤 平1-163815

②出 頤 平1(1989)6月28日

@発明者 高木 信 -

神奈川県川崎市幸区小向東芝町1

株式会社東芝総合研究

所内

向出 題 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

⑭代 理 人 弁理士 三好 秀和 外1名

明 粗 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備えた表面型の第1導電型及び第2専電型FET(電界効果トランジスタ)が同一半導体基板上に形成されてなる半導体装置において

前記第1導電型FETのゲート絶縁騰は、半導体数化膜からなり、

前記第2導電型FETのゲート絶縁機は、その 膜厚の一部あるいは全部が半導体と窒素を含む絶 縁膜からなることを特徴とする半導体袋置。

(2) 前記絶録膜はシリコン窒化膜あるいはシリコン・オキシナイトライド膜であることを特徴とする旗求項1記載の半導体装置。

.3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、相補型として機能するように接続されたNチャネルFETとPチャネルFETのゲート絶縁機をそれぞれ異なる性質の絶縁膜で形成した半導体装置に関する。

(従来の技術)

NチャネルとPチャネルのそれぞれMOS型FET(電界効果トランシを用いたCMOS単導体装置にあっては、通常そのゲート電極がN型の不能物が高速度にドープされたポリシリアETでは、しきい値の関整ののは点から、デャネルドETでは、しきい値の関連となってがのイオンを行う所謂型となっている。この地点ができて、がからいる。この地点ができている。この地点ができて、がかり、がいるでは、がいるのでは、がいるでは、がいるのではなって、がいるのでは、チャイのでは、おり、というでは、アウスを関係できる。

そこで、СМОS半導体装置の微縮化を図るためには、Nチャネル及びPチャネルの両FÉTを

ともに、表面型とするCMOS構造が有効となる。
このような構造は、ゲート増極として、Nチャ
ネルFETでは高濃度にN型の不能物がドープされたポリシリコン、PチャネルFETでは高濃度
にP型の不能物がドープされたポリシリコンを用いることで実現することが可能となる。

このような構造において、ゲート絶縁膜がシリコン酸化膜で形成されている場合には、Pチャネルのゲート電極をなすポリシリコンにドープされたポロンが、シリコン酸化膜を容易に拡散する。このため、チャネル領域における不純物濃度の変化によるしきい値制御の不安定性や、ゲート電極の空乏化を引き起こしていた。

そこで、PチャネルFETのゲート電極からのボロンの拡散を抑制するためには、ゲート絶縁膜であるシリコン酸化膜とゲート電極であるポリシリコンの間に、シリコン窒化膜あるいはシリコン・オキシナイトライド膜(シリコン窒化酸化膜) を挿入することが有効である。

このシリコン窒化膜やシリコン・オキシナイト

電気的特性の変動や劣化を引き起し、信頼性の低 下を招いていた。

一方、ボロンの拡散を抑制するために、ゲート 絶縁膜の腰厚の一部あるいは全部をシリコン窒化 胰あるいはシリコン・オキシナイトライド膜で形成した場合には、NチャネルFETにおいてホットキャリアの劣化を引き起し易かった。このため、 ゲート絶疑膜を上記絶縁膜で形成した場合であっても、電気的特性の変動や劣化を招き、信頼性を 低下させていた。

このように、いずれにあってもPチャネルFETにおけるゲート危極からの不純物の拡放と、NチャネルFETにおけるホットキャリアの劣化を抑制することができなかった。

そこで、この発明は、上記に魅みてなされたものであり、その目的とするところは、ゲート電極からの不純物の拡散及びホットキャリアの劣化を抑制して、安定して良好な電気的特性を得ることができる相補型のFETからなる半導体装置を提供することにある。

ライド膜は、その膜中に多数の電子トラップが存在している。このため、上記の絶縁膜がゲート絶縁膜中に含まれる場合に、NチャネルFETでは、シリコン・絶縁界面近傍に多数存在するの表別としてもロン及びこのホットな電子が、上記を経験中のトラップに描しまれて、ホットキャリアの劣化により、チャネル電流の下やしきい質の変動といった電気的特性の劣化や不安定性を招いていた。

(発明が解決しようとする課題)

以上説明したように、従来の表面型における CMOS構造の半導体装置にあっては、ゲート枪 緑膜がNチャネルFETとPチャネルFETとで 共通であった。このため、ゲート鞄緑膜をシリコン酸化膜で形成した場合は、PチャネルFETの ゲート電極を形成するポリシリコンにドープされ た不純物のポロンが、ゲート電極からシリコン酸 化膜を介して容易に拡散されていた。これにより、

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、半導体芸板上にゲート絶縁を介して形成されたゲート危極を稍えた表面型の第1導電型及び第2導電型FET(電界効果トランジスタ)が、同一半導体基を上に形成されてなる半導体装置において、の発明は、前記第1導電型FETのゲート絶縁膜は、での膜厚の一部あるいは全部とする。

(作用)

上紀構造において、この発明は、第2男徴型FETにおける半導体と窒素を含むゲート絶縁膜により、第2導電型FETのゲート電極からの不純物の拡散を阻止するようにしている。また、第1導電型FETにおける半導体酸化膜からなるゲート絶縁膜により、ホットキャリアの劣化を抑制するようにしている。

(実施例)

以下、図面を用いてこの発明の実施例を説明する。

第1図はこの発明の一実施例に係る半導体装置の構造を示す断面図である。第1図に示すこの発明の一実施例に係る半導体装置明の一実施例は、同一の半導体基板に表面型のPチャネルFETを相補的に設けませるように形成した構造において、NチャネルFETのゲート絶縁をシリコン酸化膜をシリコン酸化酸をシリコン酸化酸からなる2層の絶縁膜で形成したことを特徴としている。

まず、第1図を参照して、この実施例の構造を 説明する。

第1図において、P型のシリコン基板1中には、その表層部にNチャネルFETの形成領域となる Pウェル2とPチャネルFETの形成領域となる Nウェル3が隣接して形成されている。それぞれ のウェル領域は、その周囲に素子分離領域となる フィールド酸化胰4が形成されている。

り、その周囲がシリコン後酸化膜 9 で被覆されて いる。

NチャネルFET及びPチャネルFETは、それぞれのソース領域5、10に電極配線14が形成されており、それぞれのドレイン領域6、11には、両領域を接続するように電極配線14が形成されている。また、両FETの表面には層関絶線15が形成されている。

次に、上述した構造の半導体装置の製造方法を、第2図(a)~(j)に示す製造工程断面図を参照して説明する。

まず、通常用いられるCMOS工程により、Pウェル2、Nウェル3を基板1中の表層部に隣接して形成する。その後、LOCOS技術によりそれぞれのウェル領域の周囲を囲むようにフィールド酸化胰4を形成し、素子分離を行なう(第2図(a))。

次に、両FETが形成される領域となるPウェル2及びNウェル3の表面を熱酸化して、ゲート酸化酸となる50~100人程度の厚さのシリコ

Pウェル2中には、その表層部に所定の距離だけ離間してNチャネルFETのソース領域5とドレイン領域6が形成されている。これらのソース領域5とドレイン領域6に挟まれたPウェル2中に形成されるチャネル領域上には、シリコン酸化限7からなるゲート絶線を介してNチャネルFEのゲート電極8が形成されている。このゲート電極8はN型の不純物が高級度にドープされたポリシリコンからなり、その周囲がシリコン後酸化騰9で被覆されている。

Nウェル3中には、その表層部に所定の距離だけ離間してPチャネルFETのソース領域10とドレイン領域11が形成されている。これらのソース領域10とドレイン領域11に映まれたハウェル3中に形成されるチャネル領域上には、シリコン酸化胰7とこの酸化胰7上に積層されたシリコン酸化胰12からなる2層構造のゲート絶縁膜を介してPチャネルFETのゲート電極13は、P型の不統物が高濃度にドープされたポリシリコンからな

ン酸化胰7を形成する(第2図(b))。

次に、CVD法によりシリコン窒化膜12を1 0~20人程度の厚さに堆積形成する。その後、 PチャネルFETの形成予定領域をレジスト(図示せず)で被関し、このレジストをマスクとして、 PチャネルFETの形成予定領域となるNゥェル 3上のシリコン酸化胰7上にのみシリコン窒化機 1 2が残存するように、シリコン窒化機12の一 部をエッチングして除去する。次いで、レジスト を除去する。なお、この後、残存するシリコン窒 化機12の表面を後酸化工程によりわずかに酸化 するようにしてもよい。(第2図(c))。

次に、全面にノンドープのポリシリコン酸 1 6 を C V D 法により 2 0 0 0 ~ 4 0 0 0 A 程度の厚さに堆積形成する。その後、堆積したポリシリコン膜 1 6 をレジストマスクを用いて両FETのゲート電極 8 、 1 3 となるようにパターニングする (第 2 図 (d)) 。

次に、後肢化によりポリシリコン膜16の宿出されている表面にシリコン後肢化膜9を形成する

(第2图(e))。

次いで、PチャネルFETの形成予定領域をレジスト17で被覆し、このレジスト17をマスクにして、P型の不純物となるヒ素のイオン注入を30KeV程度の注入エネルギ、2×10~5 cm²程度のドーズ量で行なう。これにより、 類出されているポリシリコン膜 16の両側の P ウェル2中にヒ素を導入して、 N チャネルFETのソース領域5とドレイン領域6を接合深さが比較的混くなるように形成するともに、 ポリシリコン膜16にヒ素を高速度にドーピングしてNチャネルFETのゲート電極8を形成する(第2図(1))

次に、前工程のレジスト17を除去した後、NチャネルFETの形成予定領域をレジスト(図示せず)で被覆し、このレジストをマスクにして、N型の不能物を含むBF2(フッ化ポロン)のイオン注入をヒ素のイオン注入と同条件下で行なう。これにより、露出されているポリシリコン胰16の両側のNウェル3中にポロンを導入して、Pチ

タクトする部分を深く形成する。これは、ソース 領域5. 10及びドレイン領域6. 11上に電極 配線14を形成した時に、電極配線14の重みで 比較的浅く形成されたソース領域5. 10及びド レイン領域6. 11が破壊されて、コンタクト不 良が生じないように、ソース領域5. 10及びド レイン領域6. 11に強度を持たせるようにする ための工程である(第2図(1))。

最後に、例えばアルミニウムを全面に堆積形成した後、このアルミニウムをパターニングして、コンタクト孔19に両FETのソース領域5、10の電極配線14を形成し、両FETのドレイン 領域6、11を接続するように電極配線14を形成して、第1図に示す構造の半導体装置が完成する(第2図(j))。

このような製造方法によって形成される第1図に示す構造にあっては、NチャネルFETのゲート絶縁膜はシリコン酸化膜7で形成されている。このため、ゲート絶縁膜の膜厚の一部あるいは全部をシリコン窒化膜やシリコン・オキシナイトラ

+ ネルFETのソース領域 1 0 とドレイン領域 1 1 を接合深さが比較的浅くなるように形成するとともに、ポリシリコン 1 4 にポロンを高級度にドーピングして P チャネルFETのゲート電極 1 3 を形成する (第 2 図 (g))。

次に、前工程のレジストを除去した後、全面に 層間絶縁膜15となるシリコン酸化膜をCVD法 により堆積形成する(第2図(h))。

イド膜等の窒素を含む絶縁膜で形成した場合に生じるキャリアの劣化は、NチャネルFETでは生むない。

をまた、 P チャネル F E T のゲート絶縁 膜には、 シリコン窒化膜 1 2 が含まれている。 このため、 P チャネル F E T のゲート電極 1 3 に 導入された P 型不純物のボロンは、その拡散がシリコン窒化 顔 1 2 によって阻止される。

一方、PチャネルFETでは、キャリアがであるとともに、正孔の衝突電離係数が他子のであるとともにこれ程度小さいために、数突電離が起りにくく、ホットな電子・正孔対の発生がNチャネルFETでは、シリコン・酸化膜界面近れ、PチャネルFETでは、シリコン・酸化膜界面近れでしたがって、PチャネルFETでは、ホットキャリアの劣化がNチャネルFETで比べて大幅に抑制され、チャネル電流の低下やしきい値の変動が生じることはない。

このように、上述した構造にあっては、ゲート

電極からの不純物の拡散やホットキャリアの劣化 が防止され、電気的特性の変動や劣化を抑制する ことができる。

次に、この発明の他の実施例を説明する。

第3図はこの発明の他の実施例に係る半導体装置の構造を示す断面図である。第3図に示す実施例の特徴とするところは、 PチャネルFETのゲート絶縁膜としてシリコン・オキシナイトライド膜を用いたことにある。このような構造にあっても、前述した製造工程とほぼ間様な製造工程により実現することができ、以下、第4図に示す工程断面図を参照して説明する。

まず、第2図(a)及び同図(b)に示したと 同様の工程を超た後、ノンドーブのポリシリコン 膜16を全面に堆積形成し、リン拡散を行なった 後、NチャネルFETのゲート電極となるポリシ リコン親16だけが残存するようにポリシリコン 膜16をペターニングする。その後、ポリシリコ ン膜16を酸化して、ポリシリコン膜16の館出 表面にシリコン後酸化膜9を形成する(第4図

ングする。続いて、パターニングされたポリシリコン膜 1 6 の表面を熱酸化して、ポリシリコン膜 1 6 の露出表面にシリコン後酸化膜 9 を形成する (第 4 図 (d))。

次に、第2図(g)に示したと同様な工程により、ヒ素及びBF2のイオン注入により、PチャネルFETのソース領域10及びドレイン領域1 1とゲート電極13を形成する(第4図(e))。

次に、レジストとして複能するシリコン酸化膜21を除去した後、第2図(f)に示したと同様の工程により、NチャネルFETのソース領域5及びドレイン領域6とゲート電極8を形成する。次いで、第2図(h)及び同図(l)に示す工程を経て、第3図に示す構造の装置が完成する。

このような構造にあっても、PチャネルFETのゲート粕緑膜だけが、シリコン・ナイトライド膜を含む粕緑膜で形成されているため、前述した実施例と同様の効果を得ることができる。

なお、この発明は上記実施例に限ることはなく PチャネルFETのゲート絶縁膜を、シリコン室 (a)) .

次に、全面にレジストとして機能するシリコン 酸化膜21をCVD法により堆積形成した後、P チャネルFETの形成予定領域上のシリコン酸化 膜21を除去し、NチャネルFETの形成予定領 域をシリコン酸化膜21で被覆する(第4図(b)

次に PチャネルF B T の形成予定領域における N ウェル3 の表面に50~100 人程度の序さのシリコン酸化膜 (図示せず)を形成する。その後、ランプアニール法によって950 で程度の温度のアンモニア 芽野気中で60 秒間 アニールを行ない、さらに、1150 で程度の温度のドライ酸素 雰囲気中で60 秒間 アニールを行う。これにより、PチャネルF B T のゲート 絶縁 腰としてシリコン・オキシナイトライド 膜 20を形成する (第4回 (4))。

次に、全面にノンドープポリシリコン膜 1 6 を 堆 根形成した後、このポリシリコン膜 1 6 を P チャネル P E T のゲート 種種となるようにパターニ

111

化糖だけの絶縁膜、あるいはシリコン酸化膜とその上にシリコン窒化膜を積層した 2 層膜の表面を酸化した3 層構造の絶縁膜、あるいはシリコン酸化膜を窒化して形成された絶縁膜、あるいはシリコン熱酸化膜を窒化してそのの後酸化して形成された絶縁膜等であっても、同様の効果を得ることができる。

[発明の効果]

以上説明したように、この発明によれば、相が型として機能するように接続された第1導電型FETのゲート機様膜をそれぞれ異なる機質の絶線膜で形成するようにしたので、電気的特性の不安定性や変動が抑制されて、安定した良好な素子特性が得られ、信頼性を大幅に向上させることができる。

4. 図面の簡単な幾明

第1図はこの発明の一実施例に係る半導体装置の構造断面図、第2図は第1図に示す装置の一製造方法を示す工程断面図、第3図はこの発明の他の実施例に係る半導体装置の構造断面図、第4図

は第3回に示す装置の一製造方法を示す工程斯面 図である。

1 … シリコン基板、 2 … P ウェル、

3 ··· N ウェル、

5 ··· NチャネルFETのソース領域、

「6…NチャネルFETのドレイン領域、

ア…シリコン胶化膜、

8…NチャネルFETのゲート電極、


10…PチャネルFETのソース領域、

11… PチャネルFETのドレイン領域、

1 2 … シリコン窓化膜、


13… PチャネルFETのゲート電極、


20… シリコン・オキシナイトライド膜。




代理人 行理士 三 好 秀 和


第 1 図









第 2 図







第4回

